Guide de programmation AMD HIP
Un manuel technique complet sur l'interface Heterogeneous-compute Interface for Portability (HIP). Il fournit une API Runtime C++ et un langage de noyau permettant aux développeurs de créer des applications portables pour les GPU AMD et NVIDIA à partir d'un seul code source. Ce guide couvre l'installation, la configuration de l'environnement, les modèles de programmation, l'allocation de mémoire et les outils pour migrer du code CUDA vers HIP.
Aperçu du cours
Résumé du contenu
Un manuel technique complet sur l'Interface de calcul hétérogène pour la portabilité (HIP). Il fournit une API Runtime C++ et un langage de noyau permettant aux développeurs de créer des applications portables pour les GPU AMD et NVIDIA à partir d'un seul code source. Ce guide couvre l'installation, la configuration de l'environnement, les modèles de programmation, l'allocation de mémoire et les outils de migration du code CUDA vers HIP.
Maîtrisez le développement GPU portable : une seule source pour les plateformes AMD et NVIDIA.
Auteur : Advanced Micro Devices, Inc. (AMD)
Remerciements : AMD, le logo AMD Arrow, AMD Instinct, Radeon, ROCm et leurs combinaisons sont des marques déposées d'Advanced Micro Devices, Inc. Linux est une marque déposée de Linus Torvalds. PCIe est une marque déposée de PCI-SIG Corporation.
Objectifs d'apprentissage
- Définir les fonctionnalités principales et les avantages de la plateforme HIP.
- Démontrer comment accéder et interroger l'environnement HIP à l'aide d'outils système.
- Expliquer la relation architecturale entre la portabilité HIP et sa technologie de compilation.
- Exécuter les installations spécifiques aux plateformes pour les environnements NVIDIA et AMD.
- Coordonner le processus de construction multi-repertoire pour compiler HIP à partir du code source.
- Valider une installation réussie à l'aide d'outils de configuration et de vérification système.
- Configurer et gérer la mémoire GPU en utilisant l'allocation HIP, les contrôles de cohérence et la visibilité de la mémoire hôte sans copie.
- Développer des noyaux haute performance à l’aide de qualificateurs de fonctions/variables HIP spécifiques, de types vectoriels et de primitives de synchronisation.
- Mettre en œuvre des algorithmes parallèles avancés en utilisant les fonctions d’entrelacement de warp, de vote, de ballot et de groupes coopératifs.
- Automatiser la traduction du code CUDA vers HIP à l’aide des outils HIPIFY et gérer les conversions de projets in situ.